泰克BSX125誤碼測試儀

泰克BSX125誤碼測試儀

主要性能指標

• 高達 32 Gb/s 的碼型發生和誤碼分析功能
• 選配內置 4 階發射機均衡功能，支持交互式鏈路訓練
• 面向協議和面向位的多鏈碼型定序技術，增強型碼型/序列編輯器
• 激勵響應反饋，用戶自定義檢測器碼型匹配
• 已獲專li的誤碼定位分析技術（Error Location Analysis™ ），超越BER測量，分析關聯度和確定性錯誤碼型，深入了解誤碼根源
• 選配前向糾錯分析技術，根據測得誤碼位置碼型仿真FEC后誤碼率
• 集成眼圖和 BER 關聯功能，包括模板測試、抖動峰值、BER輪廓
• 選配抖動分離及定位 (Jitter Map) 系統，提供豐富的抖動解析 – 支持長碼型（如 PRBS-31）

主要特點

• 為接收機壓力測試、調試和*性測試提供單一解決方案
• 測試第三代和第四代標準，包括 PCIe、SAS 和 USB3.1 及各種自主開發的標準
• 超過 16 Gb/s 的 DUT 握手功能，滿足環回發起和自適應鏈路訓練的接收機測試要求，支持 PCIe 等主要標準
• 協議識別碼型發生和誤碼檢測，支持靈活的激勵響應編程能力，調試握手問題。
• 前向糾錯(FEC)仿真選項，可以測量糾錯前和糾錯后BER，支持常用的Reed-Solomon FEC代碼。
• 為各種主要標準提供了校準和測試自動化軟件

應用

• 設計驗證，包括信號完整性、抖動和時序分析
• 測試高速串行系統、復雜設計的性能
• 設計/驗證高速 I/O 組件和系統，包括 DUT 握手
• 信號完整性分析 – 模板測試、峰值抖動、BER輪廓、抖動分離及定位（Jitter Map)和前向糾錯仿真

泰克BSX125誤碼測試儀

碼型發生器技術規格

除另行說明外，所有技術規格均受保證。除另外說明外，所有技術規格均適用于所有型號。

除另行指明外，上升時間測量的是從 20% 上升到 80% 的時間。這些技術規格都是預熱 20 分鐘后有效。技術規格如有變更，恕不另行通告。

數據輸出

數據速率范圍

BSX125

0.6 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s

格式

NRZ

極性

正常或反相

可變交叉點電平范圍

30 ~ 70%

碼型

硬件碼型

工業標準的 PRBS 碼型。2ⁿ-1，n=7,11,15,20,23,31

RAM 碼型

128 位 ~512 Mbits，支持 128 個碼型排序器狀態

碼型數據庫

種類齊全，包括基于 K28.5 或 CJTPAT 碼型的 SONET/SDH, 光纖通道碼型；2ⁿ碼型，n=3,4,5,6,7,9；2ⁿ 標記密度碼型，n=7,9,23；等等

碼型排序器

間接接入碼型內存

模式

位模式 – 沒有應用協議處理

協議識別模式 – 對支持的協議應用協議處理

排序器狀態

多 128 種碼型排序器狀態

環路等級

兩級（每個環路多 1M 迭代）

碼型段長度

低 128 位，單個比特粒度直到大內存容量。

協議模式

以協議塊單位運行：

對 PCIe Gen3/Gen4，單個128b/130b 時鐘

對 USB 3.1 SSP，單個 128b/132b 時鐘

對 8b/10b，1 ~16 個 8b/10b 符號

協議處理

協議識別模式處理包括：

將符號封裝到協議塊中

符號編碼 (8b/10b)

數據加擾（所有協議）

DC 均衡（PCIe Gen3/4、USB 3.1 SSP）

誤碼插入

長度

1, 2,4,8,16,32,64位長度突發序列

頻率

單個或者重復

數據輸出幅度和偏置

配置

差分輸出，可以為端子、幅度、偏置單獨設置輸出對的每一側

接口

DC耦合，50 Ω反向端接，3.5 mm連接器。可以選擇校準至75 Ω，其他阻抗通過小鍵盤輸入。用戶可更換Planar Crown®適配器，可以變成其他連接器類型。

預設邏輯家族

LVPECL, LVDS, CML, ECL, SCFL

端接

可調：-2V到3V 預設：+1.5, +1.3, +1, 0, –2 V, AC 耦合

允許的幅度、端接和偏置

參見下面幾個圖

大擺幅

允許的幅度擺幅在0.050 - 1.8 V之間；應落在下圖陰影區域內部。例如，SCFL使用0 V端接，在大約0 V和–0.9 V之間運行。如圖中虛線箭頭所示，它落在工作范圍內。

允許的幅度和偏置

數據輸出去加重（選項TXEQ）

數據均衡類型

4階FIR

配置為1個預置光標, 2個后置光標

數據均衡階范圍

注：所有光標的和不能超過輸出幅度指標。

預置光標1

±12 dB

后置光標1

±20 dB

后置光標2

±12 dB

數據均衡階簽名

±1；所有階使用獨立階簽名。

數據均衡階分辨率

0.1 dB

數據均衡階精度

±1 dB

時鐘輸出

頻率范圍

大時鐘輸出頻率為位速率的半速率 ≥11.2 Gb/s。

BSX125

0.6 ~ 11.2 GHz

BSX240

1 ~ 12 GHz

BSX320

1 ~ 16 GHz

相位噪聲

< –90 dBc/Hz @ 10 kHz偏置(典型值)

時鐘輸出除數

僅選項STR (參見下面的時鐘路徑細節。)

時鐘輸出幅度和偏置

配置

差分輸出，可以為端子、幅度、偏置單獨設置輸出對的每一側

接口

DC耦合，50 Ω反向端接，3.5 mm連接器。可以選擇校準至75 Ω，其他阻抗通過小鍵盤輸入。用戶可更換Planar Crown®適配器，可以變成其他連接器類型。

預設邏輯家族

LVPECL, LVDS, CML, ECL, SCFL

端接

可調：-2V到2V 預設：+1.5, +1.3, +1, 0, –2 V, AC 耦合

允許的幅度、端接和偏置

參見下面幾個圖

大擺幅

允許的幅度擺幅在 0.25 - 2.0 V 之間；應落在下圖陰影區域內部。例如，SCFL 使用 0 V 端接，在大約 0 V 和 –0.9 V 之間運行。如圖中虛線箭頭所示，它落在工作范圍內。

允許的幅度和偏置

數據/時鐘波形性能

上升時間

25 ps max, 23 ps典型值(10-90%), 1 V幅度, 8.0 Gb/s速率

抖動

BSX125, BSX240

<500 fs RMS隨機抖動 (@10.3125 Gb/s), 典型值

BSX320

≤8 ps_p-p TJ (@28.05 Gb/s), 典型值

≤300 fs RMS 隨機抖動 (@28.05 Gb/s), 典型值

時鐘/數據延遲

范圍

以下情況全部大于 1 比特周期

≤1.1GHz

30ns

>1.1GHz

3ns

分辨率

100 fs

自校準

在時間測量時，當溫度或者比特率改變，推薦進行儀器自校準。校準過程小于 10 秒。

前面板碼型發生器連接

允許使用外部時鐘信號源同步 BERTScope。帶有壓力測試選件的模塊可以對輸入的時鐘增加損傷，包括當外部輸入時鐘信號有超過 5000ppm 的 SSC 的情況。

頻率范圍

BSX125

0.6 ~ 12.5 GHz

BSX240

1 ~ 24 GHz

BSX320

1 ~ 32 GHz

標稱功率

0 dBm

大功率

2.0 V_p-p（+10dBm）

回波損耗

優于-6dB

接口

50 歐姆 SMA 母頭，DC 耦合，可選端接電壓

高頻抖動（僅在STR選項中有效）

兩個抖動輸入端中的一個。可以插入所需的 SJ、RJ 和 BUJ。

頻率范圍

DC到1.0 GHz

抖動幅度范圍

大 0.5UI

輸入電壓范圍

額定電壓0~2V_p-p（+10 dBm）大非損傷電壓

6.3V_p-p（+20dBm）

數據率范圍

BSX125

1.5 ~ 12.5 Gb/s

BSX240

1.5 ~ 24 Gb/s

BSX320

1.5 ~ 32 Gb/s

接口

SMA 母頭，50 歐姆，DC 耦合到 0V

子速率時鐘輸出

BERTScope標配型號輸出4倍分頻時鐘。BERTScope STR選項提供有額外性能。

主時鐘輸出的多速率和子速率分頻比（帶選件 STR 時）

¹數據速率小于 11.2Gb/s 時，子速率時鐘連接器也輸出全速率帶壓力時鐘；數據速率 ≥11.2 Gb/s 時，輸出半速率帶壓力時鐘。

幅度范圍

額定電壓 0.6 V_p-p，偏置 0 V

跳變時間

<500 ps

接口

SMA 母頭，50 歐姆，DC 耦合到 0V

觸發輸出

提供了脈沖觸發輸出到外部儀器。有兩種模式：

• 時鐘分頻模式：每256個時鐘速率輸出一個脈沖
• 碼型模型：PRBS碼型中可編程脈沖輸出位置，或者固定脈沖輸出位置（RAM碼型）

此模塊被選用安裝后，就可進行壓力調制。

小脈沖寬度

128 個時鐘周期（Mode1）

512 個時鐘周期（Mode2）

跳變時間

<500 ps

抖動（p-p，數據到觸發）

<10 ps，典型值

輸出電壓

CML；>300 mV_p-p，以 -250mV 為中心

接口

50 歐姆 SMA 母頭

正弦干擾輸出

SINE INTERFERENCE OUT + 和 - 輸出提供混合正弦曲線信號，用來創建電平干擾。提供了兩條內部干擾通道，可以選擇每條通道的兩個前面板輸出為同相輸出或失相輸出。可以使用選配的 BSXCOMB 套件與 BSX 數據輸出在外部組合信號，提供共模 (CM) 和差模 (DM) 干擾。

頻率范圍

2 MHz ~ 6000 MHz

幅度¹

SINE INTERFERENCE OUT +

0 ~2000 mV（通道 1 和通道 2 幅度的總和）

SINE INTERFERENCE OUT -

0 ~2000 mV（通道 1 和通道 2 幅度的總和）

¹在與外部組合器 BSXCOMB 一起使用時，增加的干擾為總幅度除以 5。

模式選擇

通道 1 

同相、失相、單端（僅對 SINE INTERFERENCE OUT + 有效）

通道 2 

同相、失相、單端（僅對 SINE INTERFERENCE OUT - 有效）

接口

50 Ω 差分，SMA 母頭（DC 耦合至 0 V）

后面板碼型發生器接口

用于多臺儀器同時發送碼型時使用。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門限電平

+1.2V，典型值

大非損傷輸入電壓范圍

-0.5V~5V

小脈沖寬度

128連續時鐘周期

大重復速率

512個連續的時鐘周期

接口

SMA母頭，>1K歐姆阻抗，端接到0V

頁面選擇輸入（排序器推進）

可以通過外部控制碼型排序器狀態推進。軟件控制使用上升沿或下降沿觸發。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門限電平

+1.2V，典型值

大非損傷輸入電壓范圍

-0.5V~5V

小脈沖寬度

一個碼型長度

接口

SMA母頭，>1K歐姆阻抗，端接到0V

低頻抖動輸出（僅限 STR 選件）

LF JIT IN 輸入允許使用外部低頻抖動源調制壓力碼型發生器輸出。

頻率范圍

DC 到 100 MHz

抖動幅度范圍

大1.1ns，可以和其他內部低頻調制一起使用

輸入電壓范圍

額定電壓0~2V_p-p（+10dBm）

大非損傷電壓 6.3 V_p-p（+20dBm）

數據率范圍

BSX125

大 12.5 Gb/s

BSX240

大 24 Gb/s

BSX320

大 32 Gb/s

接口

SMA 母頭，50 歐姆，DC 耦合到 0V

低頻正弦抖動輸出（僅對 STR 選件有效）

LF SIN OUT 允許兩臺 BERTScope 的 SJ 定相輸出，一個同相、另一個反相。

頻率范圍

通過用戶界面設定SJ

幅度

2 V_p-p，偏置 0 V

接口

SMA 母頭，50 歐姆，AC 耦合

參考輸入

把BERTScope鎖定到來自另一臺設備的外部儀器參考時鐘。

頻率

時鐘合成器模式

10 MHz、100 MHz、106.25 MHz、133.33 MHz、156.25 MHz、166.67 MHz 或 200 MHz

參考時鐘倍頻器模式

10 MHz ~ 200 MHz

幅度

0.325Vpp~1.25V_p-p（-6~+6dBm）

接口

SMA 母頭，50 歐姆，AC 耦合

參考輸出

為其它儀器提供頻率參考源輸出

配置

差分

頻率

10 MHz, 100 MHz, 106.25 MHz, 133.33 MHz, 156.25 MHz, 166.67 MHz或200 MHz

幅度

每輸出端口額定輸出1V_p-p（+4dBm），（差分2V_p-p）

接口

SMA 母頭，50 歐姆，AC 耦合

碼型發生器時鐘路徑

BSX 系列時鐘路徑細節

具有應力能力的模型的時鐘路徑的功能框圖。

**對于相應型號，壓力可以增加到外部時鐘。工作速率1.5G~11.2Gb/s。外部時鐘的占空比必須是50%±2%。

當時鐘速率≥11.2Gb/s時，BSX系列BERTScope使用內部雙倍數據率（DDR）構架。當以11.2 Gb / s 或更高的數據速率運行時，時鐘輸出將為數據速率的1/2。外部時鐘可為全速或半速率。當選擇全速率時，并且輸入時鐘頻率大于等于11.2GHz時，碼型發生器將工作在DDR模式。

這些分頻比僅應用在內部時鐘情況。如果選擇半速率，或者選擇全速率且時鐘速率 ≥11.2 GHz 時，外部時鐘將以 1/2 速率輸出。

對于主時鐘輸出，BSX125 的低數據速率是 600Mb/s，BSX240 和 BSX320 是 1 Gb/s。當工作的分頻速率低于的低數據速率時，輸出未經過校準。

參考時鐘倍頻器

參考時鐘倍頻器 (RCM) 為相位鎖定環 (PLL)，頻率會乘以在后面板上輸入 REF IN 輸入的信號生成發生器時鐘。為獲得+性能，建議輸入參考為接近 REF IN 大值并具有快速轉換速率和幅度的低抖動信號。

支持的標準

下表列出了每個支持標準的參數，包括選擇該標準時 RCM 的典型帶寬和峰值。

¹MIPI M-PHY 19.2 和 26 MHz 參考的 REFIN 應為 50% 占空比。

²圖中顯示的是 BSX320 的數據速率。BSX125 范圍為 0.6 ~ 12.5 Gb/s；BSX240 范圍為 1 ~ 24 Gb/s。

SSC 容限

當選擇通用以外的其他任何標準時，參考時鐘倍頻器可用于容忍 REF IN 輸入上存在的擴頻時鐘 (SSC)。SSC 可以為向上擴展、中心擴展或向下擴展。對于 20 ~ 40 kHz 之間的 SSC 頻率，RCM 一般可以容忍的 SSC 的大數量顯示在下圖中。

壓力功能

工作位速率

SJ幅度取決于位速率和調制頻率。

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調制頻率

1 kHz

大調制頻率

100 MHz

調制頻率分辨率

100 Hz

大調制幅度

1100 ps 范圍

1100 ps < 22.4 Gb/s，SJ 頻率 ≤ 1 MHz

900 ps ≤ 22.4 Gb/s，SJ 頻率 = 10 MHz

400 ps ≤ 22.4 Gb/s，SJ 頻率 = 40 MHz

100 ps ≤ 22.4 Gb/s，SJ 頻率 = 100 MHz

270 ps 范圍¹

270 ps ≥ 10 和 ≤ 28.5 Gb/s，SJ 頻率≤ 40 MHz

260 ps ≥ 10 和 ≤ 28.5 Gb/s，SJ 頻率> 40 MHz，≤ 80 MHz

250 ps ≥ 10 和 < 28.5 Gb/s，SJ 頻率 > 80 MHz，≤ 100 MHz

130 ps 范圍

130 ps ≥ 10 和 ≤ 32 Gb/s，SJ 頻率 ≤ 100 MHz

¹啟用 HFSJ、BUJ、EXT HF 抖動或 RJ 時，270 ps 調制器的范圍會減少 50 ps。

有界非相關性抖動 (BUJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調制頻率

100 MHz

大調制頻率

2000 MHz

調制頻率分辨率

100 kHz

大調制幅度

0.5 UI

EXT HF 抖動、BUJ、HFSJ 和 RJ 之和必須小于 0.5 UI

調制碼型

PN7

碼型濾波器

隨機抖動 (RJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調制頻譜

10 MHz標準模式

1.5 MHz PCIe2模式

大調制頻譜

1000 MHz標準模式

100 MHz PCIe2 模式

大調制幅度

0.5 UI

EXT HF 抖動、BUJ 和 RJ 之和必須小于 0.5 UI。

波峰因數

16

高頻SJ (HFSJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調制頻率

100 MHz

大調制頻率

1000 MHz

大調制幅度

0.5 UI

EXT HF抖動、BUJ、HFSI和RJ之和必須小于0.5 UI

擴頻時鐘和相位調制

調制合成器時鐘輸出 – 調制影響主時鐘輸出和子速率時鐘輸出(與選擇的子速率數據狀態無關)、數據輸出和觸發輸出

模式

SSC, 相位調制(正弦曲線)

數據速率范圍

整個BERTScope范圍

SSC 波形

三角形波或正弦波

SSC 頻率范圍

20 kHz ~ 40 kHz

SSC 調制范圍

16,666 ppm @ 6 Gb/s 和 12 Gb/s

12,500 ppm @ 8 Gb/s 和 16 Gb/s

范圍與數據速率關系參見大 SSC 調制圖

SSC 調制分辨率

1 ppm

SSC 調制類型

下擴, 中心擴頻, 上擴

PM 頻率范圍

10 Hz ~ 4 MHz

PM 頻率分辨率

1 Hz

PM調制范圍 – 適用于10 Hz ~ 2.5 kHz調制頻率

SSC 和 PM 綜合限制

參見下圖，參考上表中指明的大 SSC 和 PM 限制。

F/2 抖動生成選線（F2 選項，還需要 STR 選項）

在 2 路及 2 路以上數據速率較低的數據流中，會有 F/2 或子速率抖動。這種抖動是由于復用時鐘的不對成型導致，所有偶數比特脈沖寬度和奇數比特寬度不*。不像傳統的DCD，F/2抖動時和比特的邏輯狀態時獨立的。F/2 抖動是*性測試標準（如 802.3ap（10G 背板以太網））中所強調的測試項目。

支持的數據率

8.0 和10.3125 Gb/s

調制范圍

0~5.0% UI

擴展壓力產生

該選項增加了PCIe 2.0標準要求的Rx端*性測試時需要的抖動類型，BERTScope內部產生

時鐘頻率范圍

gao 22.4 Gb/s

LFRJ 調制范圍

0 ~ 1.1 ns ¹

¹使用 1100 ps 調制器時將應用限制。如果選擇不同的調制器則范圍會減小。

LFRJ 頻率范圍

帶限10KHz~1.5MHz，按照PCIE Gen2規范滾降

rSSC 調制范圍

0 ~ 368 ps¹5 Gb/s 時

¹可以和其他的低頻調制組合在一起使用。

rSSC 頻率范圍

1~35 kHz

可以選擇的帶寬

擴展壓力選項還在正常寬帶RJ發生器中增加了可以選擇的帶寬限制。

RJ頻率，正常模式

帶限10MHz~1GHz

RJ 頻率，PCIE模式

帶限1.5~100MHz，按照PCIE 2.0規范滾降

誤碼檢測器技術數據

配置

單端

頻率范圍

BSX125

0.6 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s¹

¹從 26 Gb/s 到 32 Gb/s，輸入檢測器以半速運行（使用偶數位或奇數位）

數據和時鐘接口

連接器

3.5 mm

阻抗

50歐姆

閾值電壓

–2 到 +3.5V

門限預設

LVPECL, LVDS, LVTTL, CML, ECL, SCFL

端接

可變, –2 ~ +3 V

預置: +1.5, +1.3, +1, 0, –2 V, AC耦合

大非損傷輸入

–3 V_peak,+4V_peak，任何連接器情況下

檢測器時鐘數據延遲

范圍

以下情況全部大于 1 比特周期

≤1.1GHz

30ns

>1.1GHz

3ns

分辨率

100 fs

自校準

支持 - 在時間測量時，當溫度或者比特率改變時，推薦進行儀器自校準。校準過程小于 10 秒。

數據輸入

數據速率范圍

BSX125

0.5 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s

配置

差分

格式

NRZ

極性

正常或反相

門限電平對準

自動設置到差分信號交叉點

靈敏度

單端

100 mV_p-p，典型值

差分

50 mV_p-p，典型值

大輸入信號擺幅

2 V_p-p

內部跳變時間

16ps（10%-90%），單端（等效20GHz檢測器帶寬）。在信號輸入端測量得到，ECL電平

硬件碼型

工業標準的PRBS碼型。2ⁿ-1，n=7,11,15,20,23,31

RAM 碼型

用戶定義

128 位 ~ 512 Mb，1 位步進

碼型數據庫

種類齊全，包括基于K28.5或CJTPAT碼型的SONET/SDH, 光纖通道碼型；2ⁿ碼型，n=3,4,5,6,7,9；2ⁿ標記密度碼型，n=7,9,23；等等

RAM 碼型捕獲

捕獲輸入數據，多存儲512Mb。編輯所捕獲的數據，送到碼型發生器或者誤碼檢測器，或向二者同時發送

RAM 碼型捕獲模式

長度捕獲

選擇捕獲長度時捕獲到檢波器碼型內存。

觸發捕獲

當后面板的“檢測啟動”置高時開始捕獲，直到存儲滿或“檢測啟動”變低時停止

觸發捕獲固定長度

當后面板的“檢測啟動”置高時開始捕獲，直到所設定存儲器長度滿時停止

檢測器碼型匹配

選配用戶自定義檢測器碼型匹配，用來推進碼型發生器排序器狀態，創建基于事件的觸發。用戶可以通過激勵響應反饋（協議握手）創建自己的鏈路狀態遍歷

模式

面向位的排序器模式 – 沒有應用協議處理

協議識別排序器模式 – 對支持的協議應用協議處理

位模式

提供了 4 種通用碼型匹配。在輸入數據流中查找長 128 位的任意碼型，并提供位掩碼

協議識別排序器模式

在檢測器中為基于協議的碼型匹配提供了 16 個碼型匹配要素

PCIe Gen3/4 和 USB 3.1 SSP：可以匹配整個解碼的碼組凈荷，支持位/字節掩碼

8b/10b：可以匹配碼組/符號解碼及掩碼后多 16 個 8 位符號

同步 - 自動重新同步

在 128 比特字中，用戶可每個字中出現1個或多個誤碼時嘗試重新同步

Bertscope突發碼流分析時序-BERTScope字的長度是128個比特。上圖以PRBS payload舉例。直到128比特的邊界字發生，才開始比特的計數。這意味著在消隱脈沖跳變后的127比特將被忽略。對于PRBS，典型的同步需要5個字，或640個比特。同樣，當消隱脈沖再次跳變后，將繼續對多127個位進行比特測量。RAM碼型的同步是將將會更長。

手動同步

手動發起重新同步命令

碼型匹配同步

Grab 'n' Go

誤碼檢測器捕獲長度信號，并和下一次采集的數據進行比較（快速的方法，但可能漏失邏輯錯誤）

Shift-to-Sync

誤碼檢測器比較采集的數據和RAM中的數據。通過一個bit的位移沒有發現匹配的話，則再次比較（比較速度較慢，但是精度gao）

誤碼檢測器基本測量項目

BER, 字節接收, Re-syncs, 被測碼型發生器和誤碼控制器時鐘頻率

前面板誤碼檢測器連接端口

用于循環回路光線試驗，或者當鏈路處在訓練過程中。在該輸入為有效時可忽略誤碼。字節數、誤碼數和BER都不進行計數。當重新計數開始時，將不會發生再同步。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門限電平

+1.2V

小脈沖寬度

128 時鐘周期

大重復速率

512個連續的時鐘周期

接口

SMA 母頭，>1 kΩ 阻抗，端接到 0V

誤碼輸出

當誤碼檢測到后輸出一個脈沖。當進行長時間觀測時，用以觸發警報等。

小脈沖寬度

128 時鐘周期

跳變時間

<500 ps

輸出幅度

額定值：1000mV，0V（低）到1V（高）

接口

SMA 母頭

觸發輸出

提供了脈沖觸發輸出到外部儀器。有兩種模式：

時鐘分頻模式：每256個時鐘速率輸出一個脈沖

碼型模型：PRBS碼型中可編程脈沖輸出位置，或者固定脈沖輸出位置（RAM碼型）

小脈沖寬度

128 個時鐘周期（Mode1）

512 個時鐘周期（Mode2）

跳變時間

<500 ps

跳變時間

>300mVpp，偏置650mV

接口

50 歐姆 SMA 母頭

誤碼檢測器后面板連接器

用于觸發采集、檢測開始。高電平有效。

幅度

LVTTL（<0.5V 低，>2.5V 高）

門限電平

+1.2V

小脈沖寬度

128連續時鐘周期

大重復速率

512個連續的時鐘周期

接口

SMA母頭，>1K歐姆阻抗，端接到0V

誤碼相關標記輸入

允許外部輸入信號在誤碼數據集中提供時間標記。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門限電平

+1.2V

小脈沖寬度

128 時鐘周期

大重復速率

512個連續的時鐘周期

大頻率

建議 <4000 標記/秒

接口

SMA 母頭，>1 kΩ 阻抗，端接到 0V

整體技術數據

除另行說明外，所有技術規格均受保證。除另行指明外，所有技術數據適用于所有型號。

計算機相關配置

顯示

TFT 觸摸屏，VGA 640X480

觸摸屏

模擬電阻式

處理器

Core2Duo 或更好

硬盤

128 GB 或更高

DRAM

2 GB 或更高

操作系統

Windows 7專業版

遠程控制接口

IEEE-488 (GPIB) 或TCP/IP

支持的接口

VGA顯示接口

USB 2.0（6個，二前四后）

100BASE-T以太網

IEEE-488（GPIB）

RS232串口

物理特點

高度

220毫米（8.75英寸）

寬度

394毫米（15.5英寸）

厚度

520毫米（20.375英寸）

重量

僅限儀器

25 公斤(55 磅)

毛重

34.5 公斤(76 磅)

電源

460 W

供電電壓

100~240 VAC(±10%), 50~60Hz

環境特點

預熱時間

20分鐘

工作溫度范圍

10°C ~35°C（50°F~95°F）

工作濕度

無水汽凝結 ，35°C（95°F）, 15 - 65%

認證

LVD 低壓指令